

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Hideyuki IINO et al.

Group Art Unit:

Serial No.:

Examiner:

Filed: October 4, 2000

For: RESET CONTROL SYSTEM AND METHOD



# SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application(s):

Japanese Patent Application No. 11-315654

Filed: November 5, 1999

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date, as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: October 4, 2000

By:

H. J. Stage

Registration No. 22,010

700 Eleventh Street, N.W.

Suite 500

Washington, D.C. 20001 Telephone: (202) 434-1500

Facsimile: (202) 434-1501

## 日本国特許庁

# PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年11月 5日

出 願 番 号 Application Number:

平成11年特許願第315654号

出 願 人 Applicant (s):

富士通株式会社



2000年 6月29日

特 許 庁 長 官 Commissioner, Patent Office

近藤隆



【書類名】

特許願

【整理番号】

9901143

【提出日】

平成11年11月 5日

【あて先】

特許庁長官殿

【国際特許分類】 G06F 1/24

【発明の名称】

リセット制御システムおよび方法

【請求項の数】

5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

飯野 秀之

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

内海 祐之

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

広瀬 佳生

【発明者】

【住所又は居所】

東京都品川区大崎2丁目8番8号 富士通デバイス株式

会社内

【氏名】

劉憲

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理士】

【氏名又は名称】 國分 孝悦

【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9908504

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 リセット制御システムおよび方法

#### 【特許請求の範囲】

【請求項1】 中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御システムであって、

上記中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づ くエミュレータリセット信号と外部リセット信号とに基づいてシステムリセット 信号を生成して出力するシステムリセット出力手段を備え、

上記システムリセット出力手段から出力される上記システムリセット信号を上記中央演算実行部および上記周辺制御部の両チップに供給することを特徴とする リセット制御システム。

【請求項2】 上記エミュレータの動作時に上記外部リセット信号をマスクするマスク手段を備えることを特徴とする請求項1に記載のリセット制御システム。

【請求項3】 中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御システムであって、

上記中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づ くエミュレータリセット信号と外部リセット信号との何れかをシステムリセット 信号として選択的に出力するリセット選択手段を備え、

上記リセット選択手段から出力される上記システムリセット信号を上記中央演算実行部および上記周辺制御部の両チップに供給することを特徴とするリセット制御システム。

【請求項4】 中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御方法であって、

中央演算実行部の機能を別に実現するエミュレータの動作時には外部リセット 信号にマスクを施し、上記エミュレータのリセット指示に基づくエミュレータリ セット信号とマスクの施された外部リセット信号とに基づいてシステムリセット 信号を生成して上記中央演算実行部と上記周辺制御部の両チップに供給すること を特徴とするリセット制御方法。

【請求項5】 中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御方法であって、

中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づくエミュレータリセット信号と外部リセット信号との何れかをシステムリセット信号として選択的に出力し、上記システムリセット信号を上記中央演算実行部と上記周辺制御部の両チップに供給することを特徴とするリセット制御方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、リセット制御システムおよび方法に関し、特に、デバッグサポート機能を内蔵するプロセッサと、それに接続するコンパニオンチップとを備えたシステムのリセット制御方式に用いて好適なものである。

[0002]

#### 【従来の技術】

従来、プロセッサを使用するシステムでは、プログラム開発中のソフトデバッグやシステム開発のハードデバッグを行うために、デバッグサポート機能を有するDSU (Debug Support Unit) をプロセッサに内蔵している。そして、デバッグ用に用意した外部エミュレータをこのDSUに接続し、外部エミュレータからデバッグ用コマンドをDSUに与えることにより、システムデバッグが行われる

[0003]

図4は、プロセッサとエミュレータとからなる従来のシステムの一例を示す図 である。

図4において、401はデバッグ処理をエミュレートするエミュレータ、40 2は各種データ処理を行うプロセッサである。プロセッサ402は、プログラム の命令列を実行するためのCPUコア403と、デバッグ処理を支援するための DSU404とを備えている。DSU404は、エミュレータ401とのインタ フェースを有し、エミュレータ401と接続されている。

[0004]



エミュレータ401は、デバッグ用コマンド411をDSU404に送信する。送信するデバッグ用コマンド411は、任意の命令/任意のデータのロード・ストア/任意のデータ値/一命令毎のステップ実行でブレーク割り込みを発生させるブレークコマンド、デバッグ開始時やブレーク割り込み発生後に命令実行開始を指示する実行コマンドがある。また、ブレーク割り込み発生時に内蔵レジスタやメモリの値を確認したり更新したりするためのリード/ライトコマンド、デバッグ処理を最初から行う際などにプロセッサの内部状態を初期化するために使用するリセットコマンドなどがある。

[0005]

DSU404は、エミュレータ401から送信されたデバッグ用コマンド411を受信すると、デバッグモード信号412を出力し、プロセッサ402を通常動作状態のユーザモードからデバッグ状態のデバッグモードに遷移させる。また、DSU404はデバッグ用コマンドをデコードし、そのデコード結果413をCPUコア403に供給する。

[0006]

CPUコア403は、供給されたデバッグ用コマンドのデコード結果413に従って処理を実行し、その実行結果414をDSU404に通知する。DSU404は、CPUコア403より受け取った実行結果414を、エミュレータが送信したデバッグ用コマンド411の実行結果415としてエミュレータ401に供給する。

このようにして、エミュレータ401が送信したデバッグ用コマンド411を デバッグサポート機能を有するプロセッサ402が処理実行することにより、シ ステムのデバッグは行われる。

[0007]

また、最近の高性能プロセッサを利用するPC (Personal Computer) やLB P (Laser Beam Printer) 等のシステムでは、性能および価格等の理由により、 用途に特化したシステムを構築するようになってきた。このようなシステムでは、 プロセッサにはなるべくCPUコアの機能のみを持たせ、システムの用途に合わせて必要なバス制御部や周辺リソースはプロセッサとは別のコンパニオンチッ



プに設ける。これにより、異なる用途のシステムで高性能なプロセッサの共通化 を図り、システム毎にプロセッサを変更することなく、コンパニオンチップのみ 変更して様々なシステムを構築できるようにしている。

[0008]

図5は、プロセッサとコンパニオンチップとからなる従来のシステムの一例を 示す図である。

図5において、501はプロセッサであり、CPUコア502と、プロセッサ501とコンパニオンチップ505とを接続するプロセッサバス504上でのデータ通信を制御するプロセッサバス制御部503とを有する。

[0009]

505はバス制御部や周辺リソースなどを有するコンパニオンチップである。この図5の例では、コンパニオンチップ505は、バス制御部としてプロセッサバス504とPCIバス512とのバスプロトコル変換を行うバス変換部506を有する。また、システムに必要な周辺リソースとして、DMAC (Direct Memory Access Controller) 507、IRC (Interrupt Request Controller) 508、タイマー部509、メモリ制御部510、図示しないUART (Universal Asynchronous Receiver Transmitter) 等を有する。

[0010]

ここで、DMAC507は、プロセッサ501を介さずにメモリ515と他の装置との間で直接データを送受信するDMA (Direct Memory Access) 転送を制御するものである。IRC508は、システムに接続されている各装置からの割り込み要求を制御するものであり、タイマー部509はタイムアウト検出等のために時間の計測を行うものである。また、メモリ制御部510は、コンパニオンチップ505の外部に接続された専用メモリ511を制御するものであり、UARTは、語並列コントローラ等をビット直列通信網に接続するものである。

[0011]

また、上記PCIバス512には、Boot ROM513とI/O装置514とメモリ515とASIC (Application Specific Integrated Circuit) 516とが接続されており、上記プロセッサ501およびコンパニオンチップ50



5により、これらの動作が制御される。

#### [0012]

プロセッサ501は、プロセッサバス504を介してコンパニオンチップ505に接続されており、コンパニオンチップ505に内蔵されているDMAC等の周辺リソース507、508、509、510を制御する。また、プロセッサ501がPCIバス512に接続されているリソース513~516にアクセスするときには、プロセッサバス504を介して、コンパニオンチップ505に内蔵されているバス変換部506でプロセッサバス504とPCIバス512とのバスプロトコル変換を行い、PCIバス512に接続されているリソース513~516にアクセスする。

#### [0013]

次に、図6にDSU内蔵のプロセッサとコンパニオンチップとエミュレータとからなるシステムのデバッグ形態の一例を示す。

図6において、601はエミュレータであり、602はプロセッサである。プロセッサ602は、DSU603とCPUコア604と第1のリセット制御部605とを有する。DSU603は、エミュレータ601とのインタフェースを備えており、エミュレータ601と接続されている。

#### [0014]

第1のリセット制御部605は、エミュレータ601から出力されたデバッグ 用リセットコマンド621をDSU603でデコードして得られる第1のリセット信号625と、図示しない外部のリセット発生回路等から出力された外部リセット信号626からコンパニオンチップ606内の第2のリセット制御部607で生成される第2のリセット信号628との論理和演算を行う。そして、その演算結果を、CPUコア604を初期化する第1の内部リセット信号629としてCPUコア604に出力する。

#### [0015]

また、コンパニオンチップ606は、上記第2のリセット制御部607と図示しないバス制御部、周辺リソース等を有する。第2のリセット制御部607は、図示しない外部のリセット発生回路等から出力された外部リセット信号626を



第2の内部リセット信号627と第2のリセット信号628とに分配する。第2の内部リセット信号627はコンパニオンチップ606の内部状態を初期化し、第2のリセット信号628はプロセッサ602内の第1のリセット制御部605に出力される。

#### [0016]

コンパニオンチップ606は、図示しないプロセッサバスおよび個別信号線によりプロセッサ602と接続されており、コンパニオンチップ606内の図示しないバス制御部および周辺リソースは、プロセッサ602により制御されている

#### [0017]

次に、図6に示すシステムのデバッグ時の動作について説明する。

エミュレータ601は、デバッグ用コマンド621をDSU603に送信する。デバッグ用コマンド621を受信したDSU603は、デバッグモード信号622を出力し、プロセッサ602を通常動作状態のユーザモードからデバッグ状態のデバッグモードに遷移させる。

#### [0018]

また、DSU603は、エミュレータ601から供給されたデバッグ用コマンド621をデコードし、その結果、デバッグ用コマンド621がリセットコマンド以外のときには、デコード結果をデバッグ指示信号623としてCPUコア604に供給する。

CPUコア604は、供給されたデバッグ指示信号623に従い処理を実行し、実行した結果624をDSU603に通知する。さらに、DSU603は、CPUコア604から受信した実行結果624をエミュレータ601が送信したデバッグ用コマンド621の実行結果630としてエミュレータ601に通知する

#### [0019]

一方、エミュレータ601から供給されたデバッグ用コマンド621をDSU603でデコードした結果、リセットコマンドであったときには、DSU603は第1のリセット信号625を第1のリセット制御部605に出力する。



この第1のリセット信号625を受信した第1のリセット制御部605は、外部リセット信号626に基づく第2のリセット信号628との論理和演算を行い、その結果、第1の内部リセット信号629をCPUコア604に出力し、CPUコア604を初期化する。

#### [0020]

また、図示しない外部のリセット発生回路等により出力された外部リセット信号626は、第2のリセット制御部607に入力される。上記外部リセット信号626を受信した第2のリセット制御部607は、第2の内部リセット信号627を出力してコンパニオンチップ606の内部状態を初期化するとともに、プロセッサ602内の第1のリセット制御部605に第2のリセット信号628を出力する。

#### [0021]

#### 【発明が解決しようとする課題】


以上のように、最近の高性能なシステムでは、プロセッサとコンパニオンチップとが別チップとして形成されるが、これらは全くの別物ではなく、2チップ合わせてシステム全体としての動作が保証されなければならない。このため、システム開発において、ハードデバッグおよびソフトデバッグを行う際には、プロセッサとコンパニオンチップとの2チップを両方含んだ状態でデバッグを行う必要がある。よって、初期化をする際にも両チップに対して行わないと、正しいデバッグができなくなってしまう。

#### [0022]

しかしながら、システムの内部状態をリセットする場合、プロセッサ602とコンパニオンチップ606とが別チップとして備えられた図6のような従来のシステムでは、エミュレータ601からのリセット指示により、プロセッサ602を初期化することはできるが、コンパニオンチップ606を初期化することができず、そのためシステム全体としてリセットすることができないという問題があった。

#### [0023]

また、上記図6のシステムでは、プロセッサ602がユーザモード(通常動作



[0024]

本発明は、このような問題を解決するために成されたものであり、エミュレータからのリセット指示により、プロセッサおよびコンパニオンチップの2チップともに初期化できるようにすることを目的とする。

また、本発明は、プロセッサがデバッグモードにあるときは、外部リセット信号が入力されても、初期化されることなくデバッグ中の内部状態を維持できるようにすることをも目的とする。

[0025]

#### 【課題を解決するための手段】

本発明によるリセット制御システムは、中央演算実行部と周辺制御部とが別チップ上に形成されたシステムにおいて、エミュレータのリセット指示に基づくエミュレータリセット信号と外部リセット信号とに基づいてシステムリセット信号を生成して上記中央演算実行部および上記周辺制御部の両チップに供給する。

[0026]

また、本発明によるリセット制御システムの他の特徴とするところは、エミュレータの動作時に外部リセット信号をマスクするマスク手段を備える。

[0027]

また、中央演算実行部と周辺制御部のうち少なくとも一方のチップに、リセット後の起動タイミングを上記中央演算実行部と上記周辺制御部とで同期させる同期手段を備えるようにしても良い。



#### [0028]

また、エミュレータのリセット指示に基づくエミュレータリセット信号と外部 リセット信号とに基づいてシステムリセット信号を生成して出力するシステムリ セット出力手段を中央演算実行部のチップ内に備えるようにしても良い。

#### [0029]

上記のように構成した本発明によれば、エミュレータからのリセット指示に基づくエミュレータリセット信号と外部のリセット発生回路等からの外部リセット信号とに基づいて生成されたシステムリセット信号が、中央演算実行部ばかりでなく、これとは別チップの周辺制御部にも供給されることとなるので、エミュレータリセット信号により上記中央演算実行部と上記周辺制御部との2チップとも初期化することができるようになる。

#### [0030]

また、本発明の他の特徴によれば、エミュレータを動作させているときには、 外部リセット信号がマスクされて無効にされるので、デバッグ中に不意に外部リ セット信号が入力されても、当該外部リセット信号によって意図に反してリセッ トが行われてしまう不都合を回避することができるようになる。

#### [0031]

また、同期手段を設けた場合は、中央演算実行部と周辺制御部との内部回路の 違い等により生じるリセット解除の時間差が調整され、リセット動作後に上記中 央演算実行部と上記周辺制御部とが同期して起動されることとなるので、先に起 動した方のチップからまだ起動していないチップへアクセスしてしまう不都合が 防止できるようになる。

#### [0032]

また、中央演算実行部にシステムリセット出力手段を設けた場合は、エミュレータから中央演算実行部に対するリセット指示はコマンドの形態で行うことが可能となり、リセットの種類を増やすときでも、エミュレータとのインタフェースを変更することなくコマンド拡張のみでリセット指示の種類を増やすことができるようになる。また、外部リセット信号は中央演算実行部に直接入力されるので、エミュレータの接続、未接続に関わらず外部リセット信号の入力経路を変更す

る必要がないので、通常使用の形態と同じ状態でデバッグを行うことができるよ うになる。

[0033]

#### 【発明の実施の形態】

以下に、本発明の一実施形態を図面に基づいて説明する。

図1は、第1の実施形態によるリセット制御システムを適用したシステムの一構成例を示すブロック図である。このシステムは、プロセッサとこれに接続する コンパニオンチップとを備えたものである。

なお、本実施形態ではリセットの種類として、例えば、パワーオンリセットと ハードリセットの場合について説明する。パワーオンリセットは、電源投入時の リセットであり、プロセッサおよびコンパニオンチップの全内部状態を初期化す るものである。一方、ハードリセットはプロセッサおよびコンパニオンチップの 一部の内部状態を初期化するものである。

[0034]

図1において、10はプロセッサ、20はコンパニオンチップ、30はエミュレータである。プロセッサ10は、DSU11とCPUコア部12と第1のリセット制御部13とを備えている。DSU11は、エミュレータ30とのインタフェースを有し、エミュレータ30から送信されるデバッグ用コマンド101を受信し、その実行結果102をエミュレータ30に送信する。DSU11は、エミュレータ30から送信されるデバッグ用コマンド101を受信すると、デバッグモード信号103を出力し、プロセッサ10をユーザモードからデバッグモードに遷移させる。

[0035]

また、DSU11は、受信したデバッグ用コマンド101をデコードし、デコード結果をデバッグ指示信号104としてCPUコア部12に供給する。CPUコア部12は、供給されたデバッグ指示信号104に従い処理を実行し、その実行結果105をDSU11に通知する。さらに、DSU11は、CPUコア部12から受信した実行結果105をエミュレータ30が送信したデバッグ用コマンド101の実行結果102としてエミュレータ30に送信する。



#### [0036]

CPUコア部12は、CPUコアとプロセッサバス制御部とを含み、図示しないプロセッサバス等を介してコンパニオンチップ20と接続されている。

第1のリセット制御部13は、エミュレータ30からパワーオンリセットに対応した第1のシステムリセット信号109が入力されると、第1のプロセッサ内部リセット信号111を生成し、CPUコア部12に出力する。また、ハードリセットに対応した第2のシステムリセット信号110が入力されたときには、第2のプロセッサ内部リセット信号112を生成し、CPUコア部12に出力する

#### [0037]

コンパニオンチップ20は、第2のリセット制御部21と図示しないバス変換 部や周辺リソース等で構成されている。

第2のリセット制御部21は、第1のリセット制御部13と同様に、第1のシステムリセット信号109が入力されると、第1のコンパニオンチップ内部リセット信号113を生成し、コンパニオンチップ20内のバス変換部や周辺リソース等に出力する。また、第2のシステムリセット信号110が入力されたときには、第2のコンパニオンチップ内部リセット信号114を生成し、コンパニオンチップ20内のバス変換部や周辺リソース等に出力する。

#### [0038]

エミュレータ30は、エミュレータリセット信号106、107およびマスク信号108等を生成する信号生成部31と、リセット信号の制御を行う第3のリセット制御部32とを含む。また、エミュレータ30は、リセットコマンドを除くデバッグ用コマンド101をDSU11に送信し、その実行結果102をDSU11から受信する。

#### [0039]

信号生成部31は、エミュレータ30がデバッグ用コマンド101をDSU1 1に送信したとき、すなわちデバッグを行っているときにはマスク信号108を 第3のリセット制御部32に出力する。また、プロセッサ10およびコンパニオ ンチップ20のリセット要求時には、パワーオンリセットあるいはハードリセッ

ト等のリセット要求に対応したエミュレータリセット信号106、107を生成 し第3のリセット制御部32に出力する。

#### [0040]

第3のリセット制御部32は、マスク回路33とOR回路34、35とを含む。マスク回路33は、信号生成部31から入力されるマスク信号108に従い、図示しない外部のリセット発生回路等から入力されるパワーオンリセットあるいはハードリセットに対応した外部リセット信号115、116をマスクする。このマスク回路33は本発明のマスク手段を構成する。

#### [0041]

OR回路34、35は、信号生成部31から出力されるエミュレータリセット信号106、107と、マスク回路33から出力される外部リセット信号との論理和演算を行い、その結果をシステムリセット信号109、110として出力する。このOR回路34、35は本発明のシステムリセット出力手段を構成する。

#### [0042]

次に、図1に示すリセット制御システムの動作について説明する。

エミュレータ30からデバッグ用コマンド101が送信されておらず、また、エミュレータ30からリセット要求も出されていない状態、すなわち、プロセッサ10がユーザモードで通常に動作している状態であるとする。このとき、エミュレータ30内の信号生成部31からは、第1のエミュレータリセット信号106、第2のエミュレータリセット信号107、マスク信号108の何れも出力されない。

#### [0043]

このユーザモードにおいて、例えば、図示しない外部リセット発生回路等によりパワーオンリセットに応じた第1の外部リセット信号115が発生されると、発生された第1の外部リセット信号115はエミュレータ30内のマスク回路33に入力される。マスク回路33では、信号生成部31からマスク信号108が出力されていないため、入力された第1の外部リセット信号115をマスクせずに、OR回路34に出力する。

#### [0044]

OR回路34では、信号生成部31から出力される第1のエミュレータリセット信号106とマスク回路33から出力される第1の外部リセット信号との論理和演算を行い、その演算結果を、第1のシステムリセット信号109として出力する。この場合、第1のエミュレータ信号106は出力されていないので、マスク回路33からの信号がそのままOR回路34を通過する。OR回路34から出力された第1のシステムリセット信号109は、分配されてプロセッサ10内の第1のリセット制御部13と、コンパニオンチップ20内の第2のリセット制御部21に供給される。

#### [0045]

なお、ユーザモード時において、ハードリセットに応じた第2の外部リセット信号116が発生した場合も、上記第1の外部リセット信号115が発生した場合と同様に、当該発生した第2の外部リセット信号116がマスク回路33およびOR回路35を通過して、第2のシステムリセット信号110としてプロセッサ10内の第1のリセット制御部13と、コンパニオンチップ20内の第2のリセット制御部21に供給される。

#### [0046]

一方、プロセッサ10がデバッグモードで動作しているとき、信号生成部31 はマスク信号108を出力している。

また、プロセッサ10がデバッグモードで動作中に、プロセッサ10およびコンパニオンチップ20のリセット要求がエミュレータ30で行われると、エミュレータ30内の信号生成部31はリセット要求に対応したエミュレータリセット信号106、107を出力する。リセット要求がパワーオンリセットであった場合は第1のエミュレータリセット信号106を出力し、ハードリセットであった場合は第2のエミュレータリセット信号107を出力する。

#### [0047]

以下、エミュレータ30へのリセット要求が、例えばパワーオンリセットである場合について説明する。

エミュレータ30でパワーオンリセットのリセット要求を受けると、信号生成部31は、第1のエミュレータリセット信号106をOR回路34に出力する。



#### [0048]

OR回路34では、第1のエミュレータリセット信号106とマスク回路33から出力される第1の外部リセット信号との論理和演算が行われ、その演算結果が第1のシステムリセット信号109として出力される。この場合、仮に何らかの原因で第1の外部リセット信号115が発生しても、マスク回路33において、信号生成部31から出力されているマスク信号108に従ってマスクが施されているため、第1の外部リセット信号115はOR回路34には出力されない。

#### [0049]

したがって、信号生成部31から出力された第1のエミュレータリセット信号 106がOR回路34を通過し、第1のシステムリセット信号109として出力 される。OR回路34から出力された第1のシステムリセット信号109は、分 配されてプロセッサ10内の第1のリセット制御部13と、コンパニオンチップ 20内の第2のリセット制御部21に供給される。

#### [0050]

また、何らかの原因で第2の外部リセット信号116が発生したときも、マスク回路33において、信号生成部31から出力されているマスク信号108に従ってマスクが施されているため、第2の外部リセット信号116もOR回路35に出力されることはない。したがって、上記OR回路34を通過した第1のエミュレータリセット信号106のみが、第1のシステムリセット信号109としてプロセッサ10内の第1のリセット制御部13と、コンパニオンチップ20内の第2のリセット制御部21に供給される。

#### [0051]

プロセッサ10内の第1のリセット制御部13は、供給された第1のシステムリセット信号109に従い、第1のプロセッサ内部リセット信号111を生成し、CPUコア部12を初期化する。また、コンパニオンチップ20内の第2のリセット制御部21も同様に、第1のコンパニオンチップ内部リセット信号113を生成し、コンパニオンチップ20内のバス変換部や周辺リソース等を初期化する。

[0052]



また、プロセッサ10がデバッグモードで動作中に、エミュレータ30からデバッグ用コマンド101がDSU11に送信され、送信されたデバッグ用コマンド101に基づき、CPUコア部12が処理を実行しているとする。このとき、仮に何らかの原因で、図示しない外部リセット発生回路等により外部リセット信号115または116が発生されても、この発生した外部リセット信号115、116は、エミュレータ30内のマスク回路33において、信号生成部31から出力されているマスク信号108に従ってマスクされ、無効にされる。

#### [0053]

したがって、エミュレータ30からのデバッグ用コマンド101に基づいてCPUコア部12が処理を実行しているときには、図示しない外部リセット発生回路等により発生された外部リセット信号115または116によって、CPUコア部12は内部状態を初期化されることなく処理を継続することができる。

#### [0054]

以上のように、本実施形態によれば、エミュレータ30内の信号生成部31から入力されるエミュレータリセット信号106、107と、外部のリセット発生回路等から入力される外部リセット信号115、116とをOR回路34、35で論理和演算を行い、その演算結果を、システムリセット信号109、110として出力し、プロセッサ10およびコンパニオンチップ20に分配供給するようにする。これにより、通常動作状態のときだけでなく、システムのデバッグを行っているときでも、エミュレータ30からのリセット指示により生成されるエミュレータリセット信号106、107により、プロセッサ10とコンパニオンチップ20との2チップとも初期化することができるようになる。

#### [0055]

また、プロセッサ10がデバッグモードで動作しているときには、外部リセット信号115、116をマスクするマスク信号108を、信号生成部31からマスク回路33に出力するようにする。これにより、システムのデバッグを行っているときには、外部のリセット発生回路の不具合等により不意に入力された外部リセット信号115、116を、マスク回路33によってマスクすることができ、デバッグ中に外部リセット信号115、116によりプロセッサ10およびコ



ンパニオンチップ20が初期化されることを防ぐことができるようになる。

[0056]

なお、本実施形態ではプロセッサ10内に第1のリセット制御部13を設け、コンパニオンチップ20内に第2のリセット制御部21を設けたが、リセット制御部13、21を設けず、第1および第2のシステムリセット信号109、110をCPUコア部12、コンパニオンチップ20内のバス変換部や周辺リソース等に直接入力しても良い。

[0057]

次に、本発明の第2の実施形態について説明する。

図2は、第2の実施形態によるリセット制御システムを適用したシステムの構成例を示すブロック図である。なお、この図2において、図1に示したブロックと同じブロックには同一の符号を付し、重複する説明は省略する。

[0058]

図1に示した第1の実施形態では、エミュレータ30内にシステムリセット信号を生成するリセット制御部を設けていたが、本実施形態ではプロセッサ40内にシステムリセット信号を生成するリセット制御部を設けている。

また、図1に示した第1の実施形態では、プロセッサ10内に第1のリセット 制御部13を設け、コンパニオンチップ20内に第2のリセット制御部21を設 けていたが、本実施形態では、第1および第2のリセット制御部を備えない形態 について説明する。

[0059]

図2において、40はプロセッサ、50はコンパニオンチップ、60はエミュレータである。プロセッサ40は、DSU41とCPUコア部12とリセット制御部42とを備えている。DSU41は、エミュレータ60とのインタフェースを有し、エミュレータ60から送信されるデバッグ用コマンド101を受信し、その実行結果102をエミュレータ60に送信する。DSU41は、エミュレータ60から送信されるデバッグ用コマンド101を受信すると、マスク信号119およびデバッグモード信号103を出力し、プロセッサ40をユーザモードからデバッグモードに遷移させる。また、受信したデバッグ用コマンド101をデ



[0060]

上記デコードの結果、エミュレータ60から受信したデバッグ用コマンド10 1がパワーオンリセットのリセットコマンドであったときには、パワーオンリセットに応じた第1のエミュレータリセット信号117を生成し、OR回路44に出力する。また、受信したデバッグ用コマンド101がハードリセットのリセットコマンドであったときには、ハードリセットに応じた第2のエミュレータリセット信号118を生成し、OR回路45に出力する。

[0061]

一方、デコードの結果、エミュレータ60から受信したデバッグ用コマンド101がリセットコマンド以外であったときには、デコード結果をデバッグ指示信号104としてCPUコア部12に供給する。CPUコア部12は、供給されたデバッグ指示信号104に従い処理を実行し、その実行結果105をDSU41に通知する。さらに、DSU41は、CPUコア部12から受信した実行結果105をエミュレータ60が送信したデバッグ用コマンド101の実行結果102としてエミュレータ60に送信する。

[0062]

上記リセット制御部42は、図示しない外部のリセット発生回路等から入力されるパワーオンリセットに応じた第1の外部リセット信号115およびハードリセットに応じた第2の外部リセット信号116と、DSU41から入力される第1および第2のエミュレータリセット信号117、118とを制御して第1および第2のシステムリセット信号120、121を出力する。

以下に、このリセット制御部42内の構成を説明する。

[0063]

マスク回路43は、DSU41から入力されるマスク信号119に従い、第1 および第2の外部リセット信号115、116をマスクする。このマスク回路4 3は、本発明のマスク手段を構成する。

[0064]

OR回路44、45は、DSU41から出力される第1および第2のエミュレ

ータリセット信号117、118と、マスク回路43から出力される第1および 第2の外部リセット信号との論理和演算をそれぞれ行い、その結果を第1および 第2のシステムリセット信号120、121として出力する。このOR回路44 、45は本発明のシステムリセット出力手段を構成する。

[0065]

46、47はカウンタであり、プロセッサ40とコンパニオンチップ50との内部回路の違い等によるリセット完了時間の差を調整するためのものである。カウンタ46、47は、プロセッサ40のリセット解除からコンパニオンチップ50のリセット解除までに相当する時間を内部クロックを用いてカウントする。そして、プロセッサ40のリセット解除からコンパニオンチップ50のリセット解除までに相当する時間をカウントした後、OR回路48に起動信号を出力する。

[0066]

すなわち、カウンタ46、47は、システムリセット信号120、121のネゲートを検出してから一定時間を経過した後、OR回路48に起動信号を出力する。OR回路48は、カウンタ46、47がそれぞれ出力する起動信号の論理和演算を行い、その結果を起動許可信号122としてCPUコア部12に出力することにより、CPUコア部12を起動する。このカウンタ46、47およびOR回路48は、リセットネゲート後のプロセッサ40とコンパニオンチップ50との起動タイミングの同期をとるブロックであり、本発明の同期手段を構成する。

[0067]

コンパニオンチップ 5 0 は、図示しないバス変換部や周辺リソース等で構成されており、プロセッサ 4 0 とプロセッサバス等で接続されている。

なお、本実施形態はコンパニオンチップ50にリセット制御部を具備しない形態を示しているが、プロセッサ40から入力されるシステムリセット信号120、121から内部リセット信号を生成するリセット制御部をコンパニオンチップ50内に具備しても良い。

[0068]

次に、図2に示すリセット制御システムの動作について説明する。

エミュレータ60からデバッグ用コマンド101が送信されておらず、プロセ



ッサ40がユーザモードで通常に動作しているとする。このとき、DSU41からは第1のエミュレータリセット信号117、第2のエミュレータリセット信号118、マスク信号119の何れも出力されない。

#### [0069]

このユーザモードにおいて、例えば、図示しない外部リセット発生回路等によりパワーオンリセットに応じた第1の外部リセット信号115が発生されると、発生された第1の外部リセット信号115はプロセッサ40内のマスク回路43に入力される。マスク回路43では、DSU41からマスク信号119が出力されていないため、入力された第1の外部リセット信号115をマスクせずに、OR回路44に出力する。

#### [0070]

OR回路44では、DSU41から出力される第1のエミュレータリセット信号117とマスク回路43から出力される第1の外部リセット信号との論理和演算を行い、その演算結果を、第1のシステムリセット信号120として出力する。この場合、第1のエミュレータ信号117は出力されていないので、マスク回路43からの信号がそのままOR回路44を通過する。OR回路44から出力された第1のシステムリセット信号120は、分配されてCPUコア部12、コンパニオンチップ50、カウンタ46に供給される。

#### [0071]

CPUコア部12およびコンパニオンチップ50に供給された第1のシステムリセット信号120に従い、CPUコア部12およびコンパニオンチップ50が初期化される。また、カウンタ46は、供給された第1のシステムリセット信号120のネゲートを検出し、リセットネゲート検出から一定時間をカウントした後、OR回路48に起動信号を出力する。

#### [0072]

OR回路48は、カウンタ46、47のそれぞれから出力される起動信号の論理和演算を行い、その結果を起動許可信号122としてCPUコア部12に供給する。この場合、カウンタ47から起動信号は出力されていないので、カウンタ46の出力がOR回路48をそのまま通過する。CPUコア部12はリセット処



理の後、この起動許可信号122を受信して動作を開始し、リセットベクターから処理を実行する。

#### [0073]

なお、ハードリセットに応じた第2の外部リセット信号116が入力された場合は、第1の外部リセット信号115が入力された場合とはリセット範囲が異なるのみで同様の動作である。

#### [0074]

一方、エミュレータ60からデバッグ用コマンド101がDSU41に送信されて、プロセッサ40がデバッグモードで動作しているとき、DSU41はマスク信号119とを出力している。

#### [0075]

さらに、エミュレータ60から送信されたデバッグ用コマンド101がパワーオンリセットあるいはハードリセットのリセットコマンドであったときには、DSU41は受信したリセットコマンドに対応した第1のエミュレータリセット信号117または第2のエミュレータリセット信号118の何れかの信号を出力する。

以下では、受信したデバッグ用コマンド101がパワーオンリセットのリセットコマンドであり、上記リセットコマンドに対応した第1のエミュレータリセット信号117が出力された場合について説明する。

#### [0076]

DSU41が、エミュレータ60からパワーオンリセットのリセットコマンドを受信すると、DSU41は第1のエミュレータリセット信号117をOR回路44に出力する。OR回路44では、DSU41から出力される第1のエミュレータリセット信号117と、マスク回路43から出力される第1の外部リセット信号との論理和演算を行い、その演算結果を、第1のシステムリセット信号120として出力する。この場合、第1の外部リセット信号115は、マスク回路43において、DSU41から出力されているマスク信号119に従ってマスクされているため、OR回路44には出力されない。

[0077]



したがって、DSU41から出力された第1のエミュレータリセット信号117がOR回路44を通過し、第1のシステムリセット信号120として出力される。OR回路44から出力された第1のシステムリセット信号120は、分配されて、CPUコア部12、コンパニオンチップ50、カウンタ46に供給される

#### [0078]

CPUコア部12およびコンパニオンチップ50に供給された第1のシステムリセット信号120に従い、CPUコア部12およびコンパニオンチップ50が初期化される。また、カウンタ46は、供給された第1のシステムリセット信号120のネゲートを検出し、リセットネゲート検出から一定時間を経過した後、OR回路48に起動信号を出力する。

#### [0079]

OR回路48は、カウンタ46、47のそれぞれから出力される起動信号の論理和演算を行い、その結果を起動許可信号122としてCPUコア部12に供給する。この場合、カウンタ47から起動信号は出力されていないので、カウンタ46の出力がOR回路48からそのまま通過する。CPUコア部12はリセット処理の後、この起動許可信号122を受信して動作を開始し、リセット直後に読み出すべきプログラムの先頭アドレスであるリセットベクターから処理を実行する。

#### [0080]

また、何らかの原因で第2の外部リセット信号116が発生したときも、マスク回路43において、DSU41から出力されているマスク信号119に従ってマスクが施されているため、第2の外部リセット信号116もOR回路45に出力されることはない。したがって、上記OR回路44を通過した第1のエミュレータリセット信号117のみが、第1のシステムリセット信号120としてCPUコア部12、コンパニオンチップ50、カウンタ46に供給される。

#### [0081]

また、プロセッサ40がデバッグモードで動作中に、エミュレータ60からリセットコマンド以外のデバッグ用コマンド101がDSU41に送信され、送信



されたデバッグ用コマンド101に基づき、CPUコア部12が処理を実行しているとする。このとき、仮に何らかの原因で、図示しない外部リセット発生回路等により外部リセット信号115または116が発生されても、この発生した外部リセット信号115、116は、プロセッサ40内のマスク回路43において、DSU41から出力されているマスク信号119に従ってマスクされ、無効にされる。

#### [0082]

したがって、エミュレータ60からのリセットコマンド以外のデバッグ用コマンド101に基づいてCPUコア部12が処理を実行しているときには、図示しない外部リセット発生回路等により発生された外部リセット信号115または116によって、CPUコア部12は内部状態を初期化されることなく処理を継続することができる。

#### [0083]

以上のように、第2の実施形態によれば、外部のリセット発生回路等から入力される外部リセット信号115、116と、DSU41から入力されるエミュレータリセット信号117、118とをOR回路44、45で論理和演算を行い、その演算結果を、システムリセット信号120、121として出力し、CPUコア部12およびコンパニオンチップ50に分配し供給するようにする。これにより、通常動作状態のときだけでなく、システムのデバッグを行っているときでも、エミュレータ60からのリセット指示により生成されるエミュレータリセット信号117、118により、プロセッサ40とコンパニオンチップ50との2チップとも初期化することができるようになる。

#### [0084]

また、プロセッサ40がデバッグモードで動作しているときには、外部リセット信号115、116をマスクするマスク信号119を、DSU41からマスク回路43に出力するようにする。これにより、システムのデバッグを行っているときには、外部のリセット発生回路の不具合等により不意に入力された外部リセット信号115、116を、マスク回路43によってマスクすることができ、デバッグ中に外部リセット信号115、116によりプロセッサ40およびコンパ



ニオンチップ50が初期化されることを防ぐことができるようになる。

[0085]

さらに、本実施形態によれば、エミュレータ内のOR回路を用いて生成したシステムリセット信号をプロセッサに供給する第1の実施形態と異なり、OR回路44、45を備えたリセット制御部42をプロセッサ40内に設けてシステムリセット信号120、121をプロセッサ40内で生成するようにしたので、エミュレータ60からプロセッサ40へのリセット要求をコマンドで行うことが可能となり、外部リセット信号の種類が増え、それに伴いエミュレータ60からのリセット指示の種類を増やすときでも、エミュレータ60とプロセッサ40のインタフェースを変更することなく、エミュレータ60が送信するデバッグ用コマンド101のビット配列を変更するなどしてコマンドの拡張を行うことにより、リセット信号の種類を容易に増加させることができる。

#### [0086]

また、本実施形態では、外部リセット信号115、116とエミュレータリセット信号117、118からシステムリセット信号120、121を生成するリセット制御部42をプロセッサ40内に設け、外部リセット信号115、116をプロセッサ40に直接入力するようにしている。これにより、エミュレータ60の接続、未接続に関わらず外部リセット信号115、116の入力経路を変更する必要がなく、通常使用の形態と同じ状態でデバッグを行うことができる。また、通常に使用していてソフトウェアの更新等によりデバッグを行う機会が発生しても容易にデバッグを行うことができる。

#### [0087]

また、本実施形態では、カウンタ46、47を設け、システムリセット信号120、121のネゲートを検出してから一定時間が経過した後、CPUコア部12の起動を許可する起動許可信号122をCPUコア部12に出力するようにしている。これにより、プロセッサ40とコンパニオンチップ50との内部回路の違い等によるリセット解除の時間差を調整し、プロセッサ40とコンパニオンチップ50とを同期して起動させることができる。すなわち、プロセッサ40とコンパニオンチップ50とのリセット後の起動までの時間差を調整することができ



、リセット解除後の動作を保証することができる。例えば、先にリセット解除されたプロセッサ40がコンパニオンチップ50のリセット動作中にコンパニオンチップ50にPCIバス等を介して接続された周辺リソースにアクセスできない不都合を防ぐことができる。

#### [0088]

なお、本実施形態ではDSU41がエミュレータ60からデバッグ用コマンド 101を受信したとき、外部リセット信号115、116をマスクするためマスク信号119を生成しているが、マスク信号119の代わりにDSU41がプロセッサ40をデバッグモードに遷移させるデバッグモード信号103をマスク信号として使用しても良い。

#### [0089]

次に、本発明の第3の実施形態について説明する。

図3は、第3の実施形態によるリセット制御システムの構成例を示すブロック 図である。なお、この図3において、図1、図2に示したブロックと同じブロックには同一の符号を付し、重複する説明は省略する。

#### [0090]

図3において、40'はプロセッサであり、DSU41'とCPUコア部12とリセット制御部42'とで構成されている。DSU41'は、エミュレータ60とのインタフェースを有し、エミュレータ60から送信されるデバッグ用コマンド101を受信し、その実行結果102をエミュレータ60に送信する。DSU41'は、エミュレータ60から送信されるデバッグ用コマンド101を受信すると、リセット選択信号123およびデバッグモード信号103を出力し、プロセッサ40'をユーザモードからデバッグモードに遷移させる。また、受信したデバッグ用コマンド101をデコードする。

#### [0091]

上記デコードの結果、エミュレータ60から受信したデバッグ用コマンド10 1がパワーオンリセットのリセットコマンドであったときには、パワーオンリセットに応じた第1のエミュレータリセット信号117を生成し、セレクタ回路7 1に出力する。また、受信したデバッグ用コマンド101がハードリセットのリ



セットコマンドであったときには、ハードリセットに応じた第2のエミュレータ リセット信号118を生成し、セレクタ回路72に出力する。

[0092]

一方、デコードの結果、エミュレータ60から受信したデバッグ用コマンド101がリセットコマンド以外であったときには、デコード結果をデバッグ指示信号104としてCPUコア部12に供給する。CPUコア部12は、供給されたデバッグ指示信号104に従い処理を実行し、その実行結果105をDSU41、に通知する。さらに、DSU41、は、CPUコア部12から受信した実行結果105をエミュレータ60が送信したデバッグ用コマンド101の実行結果102としてエミュレータ60に送信する。

[0093]

セレクタ回路 7 1、 7 2 は、DSU 4 1'から出力されるリセット選択信号 1 2 3 に基づき、外部のリセット発生回路等から入力されるパワーオンリセットに応じた第 1 の外部リセット信号 1 1 5 およびハードリセットに応じた第 2 の外部リセット信号 1 1 6 と、DSU 4 1'から入力されるエミュレータリセット信号 1 1 7、 1 1 8 のどちらか一方をシステムリセット信号 1 2 0、 1 2 1 としてそれぞれ選択的に供給する。このセレクタ回路 7 1、 7 2 は、本発明のリセット選択手段を構成する。

[0094]

次に、図3に示すリセット制御システムの動作について説明する。

エミュレータ60からデバッグ用コマンド101が送信されておらず、プロセッサ40'がユーザモードで通常に動作しているとする。このとき、DSU41'からは第1のエミュレータリセット信号117および第2のエミュレータリセット信号118は出力されない。また、リセット選択信号123は外部リセット信号115、116を選択するように出力されている。

[0095]

このユーザモードにおいて、例えば、図示しない外部リセット発生回路等によりパワーオンリセットに応じた第1の外部リセット信号115が発生されると、 発生された第1の外部リセット信号115はプロセッサ40′内のセレクタ回路 71に入力される。セレクタ回路71では、DSU41'から出力されているリセット選択信号123に従い、第1の外部リセット信号115を選択し、第1のシステムリセット信号120として出力する。

[0096]

なお、ハードリセットに応じた第2の外部リセット信号116が入力された場合は、第1の外部リセット信号115が入力された場合とはリセット範囲が異なるのみで同様の動作である。

[0097]

一方、エミュレータ60からデバッグ用コマンド101が送信され、プロセッサ40'がデバッグモードで動作しているとき、DSU41'から出力されるリセット選択信号123は、DSU41'から出力されるエミュレータリセット信号117、118を選択するように出力されている。

[0098]

このとき、エミュレータ60から送信されたデバッグ用コマンド101がパワーオンリセットあるいはハードリセットのリセットコマンドであったときには、DSU41'は受信したリセットコマンドに対応した第1のエミュレータリセット信号117または第2のエミュレータリセット信号118の何れかの信号を出力する。

[0099]

例えば、DSU41'が、エミュレータ60からパワーオンリセットのリセットコマンドを受信すると、DSU41'は第1のエミュレータリセット信号117をセレクタ回路71に出力する。セレクタ回路71では、DSU41'から出力されているリセット選択信号123に従い、第1のエミュレータリセット信号117を選択し、第1のシステムリセット信号120として出力する。

[0100]

ユーザモード時にセレクタ回路 7 1 により第1 のシステムリセット信号 1 2 0 として選択された外部リセット信号 1 1 5、またはデバッグモード時に第1 のシステムリセット信号 1 2 0 として選択されたエミュレータリセット信号 1 1 7 は、分配されて、CPUコア部 1 2、コンパニオンチップ 5 0、カウンタ 4 6 に供



#### [0101]

CPUコア部12およびコンパニオンチップ50に供給された第1のシステムリセット信号120に従い、CPUコア部12およびコンパニオンチップ50が初期化される。また、カウンタ46は、供給された第1のシステムリセット信号120のネゲートを検出し、リセットネゲート検出から一定時間を経過した後、OR回路48に起動信号を出力する。

#### [0102]

OR回路48は、カウンタ46、47のそれぞれから出力される起動信号の論理和演算を行い、その結果を起動許可信号122としてCPUコア部12に供給する。この場合、カウンタ47から起動信号は出力されていないので、カウンタ46の出力がOR回路48からそのまま通過する。CPUコア部12はリセット処理の後、この起動許可信号122を受信して動作を開始し、リセットベクターから処理を実行する。

#### [0103]

また、第1のエミュレータリセット信号117の供給中に、何らかの原因で第1の外部リセット信号115が発生しても、リセット選択信号123に基づきセレクタ71により第1のエミュレータリセット信号117が選択される。また、第1のエミュレータリセット信号117の供給中に第2の外部リセット信号116が発生しても、リセット選択信号123に基づきセレクタ72により第2のエミュレータリセット信号118の側が選択されるが、このとき第2のエミュレータリセット信号118は出力されていないので、これに基づきリセットされることはない。

#### [0104]

また、プロセッサ40'がユーザモードで通常に動作しているとき、何らかの原因によりDSU41'からエミュレータリセット信号117または118が出力されたとしても、リセット選択信号123に基づきプロセッサ40'内セレクタ71、72によりエミュレータリセット信号117、118は選択されないので、出力されたエミュレータリセット信号117、118は無効となる。

[0105]

したがって、プロセッサ40'が通常に動作しているときには、DSU41'から出力されたエミュレータリセット信号117または118によって、CPUコア部12は内部状態を初期化されることなく通常動作を継続することができる

[0106]

また、プロセッサ40'がデバッグモードで動作中に、エミュレータ60からリセットコマンド以外のデバッグ用コマンド101がDSU41に送信され、送信されたデバッグ用コマンド101に基づき、CPUコア部12が処理を実行しているとする。このとき、仮に何らかの原因で、図示しない外部リセット発生回路等により外部リセット信号115または116が発生されても、リセット選択信号123に基づきプロセッサ40'内セレクタ71、72により外部リセット信号115、116は選択されないので、出力された外部リセット信号115、116は無効となる。また、このときDSU41'からエミュレータリセット信号117、118も出力されていない。

[0107]

したがって、エミュレータ60からのリセットコマンド以外のデバッグ用コマンド101に基づいてCPUコア部12が処理を実行しているときには、図示しない外部リセット発生回路等により発生された外部リセット信号115または116によって、CPUコア部12は内部状態を初期化されることなく処理を継続することができる。

[0108]

以上のように、第3の実施形態によれば、エミュレータ60からのリセットコマンド101に応じてDSU41'から出力されるエミュレータリセット信号117、118と、外部のリセット発生回路等から入力される外部リセット信号115、116との何れかを、リセット選択信号123に基づいてセレクタ回路71、72で選択し、システムリセット信号120、121として出力するようにする。

[0109]

すなわち、プロセッサ40'がユーザモードで通常に動作しているときには、外部リセット信号115、116が有効となり、一方、プロセッサ40がデバッグモードで動作しているときにはエミュレータリセット信号117、118が有効となるようにする。

#### [0110]

これにより、第2の実施形態で得られる効果に加え、デバッグを行っているときに不意に入力される外部リセット信号115、116によりデバッグ中の状態が初期化されるのを防ぐことができるだけでなく、通常動作時においても不意に入力されるエミュレータリセット信号120、121によって内部状態が初期化されるのを防ぐことができるようになる。

#### [0111]

なお、本実施形態ではDSU41'がエミュレータ60からデバッグ用コマンド101を受信したとき、エミュレータリセット信号117、118を選択し、通常動作時には外部リセット信号115、116を選択するリセット選択信号123を生成しているが、DSU41'がプロセッサ40をデバッグモードに遷移させるデバッグモード信号103をリセット選択信号として使用しても良い。

#### [0112]

なお、本実施形態では外部リセット信号115、116かエミュレータリセット信号117、118かを選択するセレクタ回路71、72を用いているが、図2に示した第2の実施形態において、マスク信号119を反転した信号に基づいてエミュレータリセット信号117、118をマスクするマスク回路を更に設けることにより、図3に示した第3の実施形態と同じ効果が得られる。

#### [0113]

また、第2および第3の実施形態では、起動許可信号122を生成するカウンタ46、47をそれぞれのシステムリセット信号120、121に対して2つ備えているが、必ずしもこのカウンタはそれぞれのシステムリセット信号120、121に対して備える必要はなく、複数のシステムリセット信号に対して一つのみ備えても良い。このとき、複数のシステムリセット信号は、カウンタの前段で論理和演算を行いカウンタに入力する。



また、第2および第3の実施形態では、リセット動作後におけるプロセッサ40、40'の起動を一定時間だけ遅延するために、プロセッサ40、40'内にカウンタ46、47を設けているが、内部回路の作りによりプロセッサ40、40'よりコンパニオンチップ50の方が早くリセット解除となるような場合には、コンパニオンチップ50内にコンパニオンチップ50の起動を遅延するためのカウンタを設ける。プロセッサ40、40'とコンパニオンチップ50とでリセット解除までの時間差を調整する必要がない場合には、カウンタを設けなくても良いことは言うまでもない。

なお、カウンタの時定数はカウンタ毎に固定にしても良いし、カウンタの外部 から設定可能にしても良い。時定数を設定する場合は、時定数をエミュレータか らコマンドで与えても良いし、プロセッサ内部に初期化されないレジスタ等を設 けて設定しても良い。

#### [0115]

また、第2および第3の実施形態では、リセット制御部42、42'をプロセッサ40、40'内に設けているが、コンパニオンチップ50内にこれらと同様の機能を有するリセット制御部を設けても良い。

#### [0116]

また、図1~図3に示した第1~第3の実施形態では、DSU11、41、41、41'をプロセッサ10、40、40'内に設けてエミュレータ30、60をプロセッサ10、40、40'に接続したが、DSU11、41、41'をコンパニオンチップ20、50内に設けてエミュレータ30、60をコンパニオンチップ20、50に接続しても良い。

#### [0117]

また、図1~図3に示した第1~第3の実施形態では、外部リセット信号およびエミュレータリセット信号はそれぞれ2種類のリセット信号であるが、本発明は2種類のリセット信号からなるシステムのリセット制御システムに限られたものではない。

#### [0118]

本発明の様々な形態をまとめると、以下のようになる。

- (1)中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御システムであって、上記中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づくエミュレータリセット信号と外部リセット信号とに基づいてシステムリセット信号を生成して出力するシステムリセット出力手段を備え、上記システムリセット出力手段から出力される上記システムリセット信号を上記中央演算実行部および上記周辺制御部の両チップに供給することを特徴とするリセット制御システム。
- (2)上記システムリセット信号は、上記エミュレータリセット信号と上記外 部リセット信号との論理和演算を行うことにより生成することを特徴とする上記 (1)に記載のリセット制御システム。

[0119]

- (3)上記システムリセット出力手段は、上記周辺制御部のチップ内に備えられることを特徴とする上記(1)に記載のリセット制御システム。
- (4)上記システムリセット出力手段は、上記中央演算実行部のチップ内に備えられることを特徴とする上記(1)に記載のリセット制御システム。
- (5)上記エミュレータの動作時に上記外部リセット信号をマスクするマスク 手段を備えることを特徴とする上記(1)に記載のリセット制御システム。

[0120]

- (6)上記中央演算実行部と上記周辺制御部のうち少なくとも一方のチップに、リセット後の起動タイミングを上記中央演算実行部と上記周辺制御部とで同期させる同期手段を備えることを特徴とする上記(1)に記載のリセット制御システム。
- (7)上記同期手段は、上記中央演算実行部あるいは上記周辺制御部のリセット後に、一定時間の経過後に起動許可を指示する起動許可信号を出力する起動許可信号出力手段により構成されることを特徴とする上記(6)に記載のリセット制御システム。

[0121]

(8)上記中央演算実行部と上記周辺制御部のうち少なくとも一方のチップに

- 、リセット後の起動タイミングを上記中央演算実行部と上記周辺制御部とで同期 させる同期手段を備えることを特徴とする上記(5)に記載のリセット制御シス テム。
- (9)上記同期手段は、上記中央演算実行部あるいは上記周辺制御部のリセット後に、一定時間の経過後に起動許可を指示する起動許可信号を出力する起動許可信号出力手段により構成されることを特徴とする上記(8)に記載のリセット制御システム。

[0122]

(10)中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御システムであって、上記中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づくエミュレータリセット信号と外部リセット信号との何れかをシステムリセット信号として選択的に出力するリセット選択手段を備え、上記リセット選択手段から出力される上記システムリセット信号を上記中央演算実行部および上記周辺制御部の両チップに供給することを特徴とするリセット制御システム。

[0123]

- (11)上記中央演算実行部と上記周辺制御部のうち少なくとも一方のチップに、リセット後の起動タイミングを上記中央演算実行部と上記周辺制御部とで同期させる同期手段を備えることを特徴とする上記(10)に記載のリセット制御システム。
- (12)上記同期手段は、上記中央演算実行部あるいは上記周辺制御部のリセット後に、一定時間の経過後に起動許可を指示する起動許可信号を出力する起動許可信号出力手段により構成されることを特徴とする上記(11)に記載のリセット制御システム。

[0124]

(13)中央演算実行部を備えるシステムのリセット制御システムであって、 上記中央演算実行部の機能を別に実現するエミュレータの動作時に外部リセット信号をマスクするマスク手段を備えることを特徴とするリセット制御システム



#### [0125]

- (14)中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御方法であって、中央演算実行部の機能を別に実現するエミュレータの動作時には外部リセット信号にマスクを施し、上記エミュレータのリセット指示に基づくエミュレータリセット信号とマスクの施された外部リセット信号とに基づいてシステムリセット信号を生成して、上記中央演算実行部と上記周辺制御部の両チップに供給することを特徴とするリセット制御方法。
- (15)上記システムリセット信号は、上記エミュレータリセット信号と上記 マスクの施された外部リセット信号との論理和演算を行うことにより生成することを特徴とする上記(14)に記載のリセット制御方法。

[0126]

(16)中央演算実行部と周辺制御部とが別チップ上に形成されたシステムのリセット制御方法であって、中央演算実行部の機能を別に実現するエミュレータのリセット指示に基づくエミュレータリセット信号と外部リセット信号との何れかをシステムリセット信号として選択的に出力し、上記システムリセット信号を上記中央演算実行部と上記周辺制御部の両チップに供給することを特徴とするリセット制御方法。

[0127]

#### 【発明の効果】

以上説明したように、本発明によれば、エミュレータからのリセット指示に基づくエミュレータリセット信号と外部のリセット発生回路等からの外部リセット信号とに基づいてシステムリセット信号を生成して中央演算実行部と周辺制御部の両チップに分配出力するようにしたので、外部リセット信号に基づく初期化のときだけでなく、エミュレータからのリセット指示によっても上記中央演算部および上記周辺制御部の2チップともに初期化することができる。

#### [0128]

また、本発明の他の特徴によれば、エミュレータを動作させているときには、 マスク回路によって外部リセット信号をマスクするようにしたので、デバッグ中 に不意に外部リセット信号が入力されてもその外部リセット信号を無効にするこ



とができ、中央演算実行部や周辺制御部は初期化されることなくデバッグ中の内 部情報を保持することができる。

#### 【図面の簡単な説明】

#### 【図1】

第1の実施形態によるリセット制御システムを適用したシステムの構成例を示すブロック図である。

#### 【図2】

第2の実施形態によるリセット制御システムを適用したシステムの構成例を示すブロック図である。

#### 【図3】

第3の実施形態によるリセット制御システムを適用したシステムの構成例を示すブロック図である。

#### 【図4】

エミュレータとプロセッサとからなる従来のシステムの構成例を示すブロック 図である。

#### 【図5】

プロセッサとコンパニオンチップとからなる従来のシステムの構成例を示すブロック図である。

#### 【図6】

エミュレータとプロセッサとコンパニオンチップとからなる従来のシステムの デバッグ形態例を示すブロック図である。

#### 【符号の説明】

- 10、40、40' プロセッサ
- 11, 41, 41' DSU
- 12 CPUコア部
- 13 第1のリセット制御部
- 20、50 コンパニオンチップ
- 21 第2のリセット制御部
- 30、60 エミュレータ


#### 特平11-315654

- 31 信号生成部
- 32 第3のリセット制御部
- 33、43 マスク回路
- 34、35、44、45、48 OR回路
- 42、42' リセット制御部
- 46、47 カウンタ
- 71、72 セレクタ回路
- 106、107、117、118 エミュレータリセット信号
- 109、110、120、121 システムリセット信号
- 115、116 外部リセット信号
- 122 起動許可信号

【書類名】


図面

【図1】




第1の実施形態

【図2】




第2の実施形態

【図3】




### 【図4】




従来のシステムの一例

[図5]



【図6】



従来のデバッグ形態例

【書類名】 要約書

【要約】

【課題】 エミュレータからのリセット指示により、プロセッサおよびコンパニオンチップの2チップともに初期化できるようにする。

【解決手段】 エミュレータ30のリセット指示に基づくエミュレータリセット信号106、107と、外部のリセット発生回路等から与えられる外部リセット信号115、116との論理和演算をOR回路34、35で行い、当該論理和演算の結果をシステムリセット信号109、110として、プロセッサ10とコンパニオンチップ20とに分配供給することにより、エミュレータ30からのリセット指示によりプロセッサ10およびコンパニオンチップ20の2チップともに初期化することができるようにする。

【選択図】 図1

#### 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社